⑲ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-94718

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988) 4月25日

H 03 M 3/04

6832-5J

審査請求 未請求 発明の数 1 (全6頁)

69発明の名称

ΔΣ型ΑDコンバーターオフセツトキヤンセル方式

②特 願 昭61-239363

20出 願 昭61(1986)10月9日

 ⑩発 明 者
 今 井
 忠 男

 ⑩発 明 者
 橋 爪
 幸 直

 ⑩発 明 者
 林
 敏 夫

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

社厚木電気通信研究所内

70発 明 者 内 村 国 治

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会 社厚木電気通信研究所内

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

①出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

砂代 理 人 弁理士 吉田 精孝

明 相 售

1. 発明の名称。

d Σ 型 A D コンパーターオフセットキャンセル方式

2. 特許請求の範囲

サンプリング周波数を低減するデシメーションフィルターと組合せて使用するオーパーサンプル 4 Σ型 A D コンパーターのオフセットキャンセル方式において、

前記オーバーサンプル ΔΣ型Α D コンバーターの入力に、アナログ入力信号又はアナロググランドのいずれか一方を切替接続する切替手段を設け、

前記オーバーサンプル ΔΣ型ADコンバーターとデシメーションフィルターとの間に、該オーバーサンプル ΔΣ型ADコンパーターの出力の極性をそのまま、あるいは反転させて送出する極性制御手段を設け、

前記オーパーサンプル ΔΣ型ADコンパータ ーの入力にアナロググランドが接続されている間 のみ、その出力の極性を反転するよう、前記切替 手段および極性制御手段を制御した

ことを特徴とする d Σ型ADコンパーターオフセットキャンセル方式。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、オーバーサンプル ΔΣ型ADコン バーターにおいて、出力ディジタル信号中に含まれるオフセット電圧をキャンセルする方式に関するものである。

(従来の技術)

一般に、直流の伝達が可能なアナログ・ディジタル変換器(ADコンパーター)において、直流分と交流分とを含んだアナログ入力信号をディジタル信号に変換し信号処理を行なう場合、ADコンパーター自体が生じるオフセット電圧により、変換されたディジタル信号(符号)中にこのオフセット分が加算され、以後の処理に影響を及ぼすことがある。

このオフセット電圧を取除くため、従来、第

2 図に示すようなチョッパー型のオフセットキャンセル方式が用いられた。第2 図において、1 は入力端子、2 はスイッチ、3 は A D コンパーター、4 はレジスタ、5 は加算器、6 は出力端子である。

がは、ストラーのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは、ストラのでは

オーバーサンプル Δ Σ型 A D コンバーターに おいて、前記方式を適用することにより、そのオ フセット 電圧をキャンセルすることは可能である

- 3 -

オーパーサンプル Δ Σ 型 A D コンパーターの出力の極性をそのまま、あるいは反転させて送出する極性制御手段を設け、前記オーパーサンプル Δ Σ 型 A D コンパーターの入力にアナロググランドが接続されている間のみ、その出力の極性を反転するよう、前記切替手段および極性制御手段を制御した。

(作用)

本発明によれば、本来、アナロググランド、即ち接地電位に対応するディジタル信号が出力されるべき期間のみ、オーバーサンプル A E 型ADコンパーターの出力の極性が反転されてデシメーションフィルターに入力されるため、オフセット電圧がある場合、該オフセット電圧分だけ逆極性の信号成分が多くなり、これがデシメーショント電にルターの作用により平均化され、オフセット電圧がキャンセルされる。

(実施例)

第3図はオーバーサンプル ΔΣ型ADコンバーターを用いる場合の一般的な構成を示すもので

が、一般に精度の高い、即ちピット数の多いADコンパーター程、レジスタや加算器等のオフセットキャンセルのための回路のハード量が大きくなるため、オーパーサンブル A Σ 型ADコンパーターへの適用は困難であるという問題点があった。

本発明は前記問題点を除去し、オーバーサンプル J Σ型A D コンパーターにおいて、わずかなハード最の回路を付加えることにより、オフセット電圧をキャンセルし得る方式を提供することを目的とする。

(問題点を解決するための手段)

本発明では前記問題点を解決するため、サンプリング周波数を低減するデシメーションフィルターと組合せて使用するオーバーサンプル A E 型 A D コンパーターのオフセットキャンセル方式において、前記オーバーサンプル A E 型 A D コンパクランドのいずれか一方を切替接続する切替手段を設け、前記オーバーサンプル A E 型 A D コンパーターとデシメーションフィルターとの間に、該

- 4 -

あり、入力端子11より入力されたアナログ信号は、オーパーサンプル & Σ型ADコンパーター1 2 により、高速且つ低分解能のディジタル信号に変換され、さらにディジタルフィルターで構成されたデシメーションフィルター13 により、必要なサンプリング速度まで低減され、出力端子14に出力される如くなっている。

第1図は本発明方式の基本的な構成を示すもので、図中、第3図と同一構成部分は同一符号をもって表わす。即ち、11は入力端子、12はオーバーサンプル & Σ型A D コンパーター、13はデシメーションフィルター、14は出力端子、15は切替手段、16は複性制御手段である。

前記切替手段15は入力端子11とオーバーサンプル ΔΣ型ADコンバーター12との間に設けられ、アナログ入力信号INとアナロググランドGNDとを、オーバーサンプル ΔΣ型ADコンパーター12の入力に切替接続する如くなっており、また、極性制御手段16はオーバーサンプルΔΣ型ADコンバーター12とデシメーションフ

ィルター 1 3 との間に設けられ、前記切替手段 1 5 によりオーバーサンプル Δ Σ 型 A D コンパーター 1 2 にアナロググランド G N D が接続されている間のみ、オーパーサンプル Δ Σ 型 A D コンパーター 1 2 の出力ディジタル信号の極性を反転してデシメーションフィルター 1 3 に送出する如くなっている。

第4図は、1ピットのオーバーサンプル A E 型 A D コンバーターを用いた場合の具体的回路を示すもので、図中、21は入力端子、22はアナログマルチプレクサ、23はオーバーサンプル A E 型 A D コンバーターと称す。)、24は排他的論理和回路、25はデシメーションフィルター(以下、デシメータと称す。)、26は出力端子、27は制御端子である。

前記アナログマルチプレクサ22は切替手段を構成するものであり、その2つの入力端子にはそれぞれ入力端子21およびアナロググランドGNDが接続され、出力端子はADコンバーター

- 7 **-**

以下、説明を簡単にするため、 f 3 = f 2 とし、また、入力信号中に直流成分がないものとして、動作について詳述する。

今、入力 端子 2 1 に 第 5 図 (a) に 示す入力信号 1 N が入力され、 制 御 端子 2 7 に 第 5 図 (b) に 示すデューティ比 5 0 %のクロックパルス C L K が入力されているものとすると、アナログマルチプレクサ 2 2 は、 該クロックパルス C L K が N イ イ レペルの期間において はアナロググランド 電 入の信号 E 出力 し、ローレペルの期間において は 入力信号 I N を 出力する た め、 その出力には 第 5 図 (c) に 示す信号 P 1 が 現れる。

前記信号P1 はADコンパーター23に入力され、アナログ・ディジタル変換され、「+1」又は「-1」の2値(但し、実際はハイ("1")レベル又はロー("0")レベルの2値)からなるディジタル信号P2 として出力されるが、該ディジタル信号P2 はADコンパーター23自体のオフセット電圧、例えば Vofを含む値として現れる。

23の入力に接続されている。

また、該アナログマルチプレクサ22には、 図示しない制御回路、クロック信号源等より制御 端子27を介して、制御信号としてクロックパルス スCLKが供給されており、該クロックパルスC LKがハイ("1")レベルの時、アナロググランド電位を出力し、ロー("0")レベルの時、 入力信号INを出力する如くなっている。

前記排他的論理和回路 2 4 は極性制御手段を構成するもので、その一方の入力端子にはADコンパーター 2 3 の出力が接続され、また、他方の入力端子には前記制御端子 2 7 が接続され、出力端子はデシメータ 2 5 の入力に接続されている。

ここで、ADコンバーター23はサンプリング周波数 f 1 で動作し、デシメータ25はサンプリング周波数を f 1 から f 2 に低減するものとすると、一般に、制御端子27から入力されるクロックパルスCLKの周波数 f 3 は、

f 1 / 2 >> f 3 ≥ f 2 の関係を満足しなければならない。

- 8 -

第 5 図(d) は、このディジタル信号 P 2 をアナログ的に表わしたものである。

第 5 図(e) は、この時の排他的論理和回路 2 4 の出力ディジタル信号 P 3 をアナログ的に表 わしたものである。

前記信号 P3 はデシメータ 2 5 に入力され、 周波数 f 2 毎に平均化され、出力端子 2 6 に出力 される。この原、アナログ入力信号 INに対応す る信号 P 3 中のオフセット電圧分の増加分、例えば第 5 図 (e) における 3 1 と、アナロググランド電位に対応する信号 P 3 中のオフセット電圧分の減少分、例えば第 5 図 (e) における 3 2 とが互いに打消し合い、A D コンパーター 2 3 で生じた直流オフセット電圧がキャンセルされる。

第5図(f) は、この際、デシメータ25より 出力されるディジタル信号P4をアナログ的に表 わしたものである。但し、該信号P4はデシメー タ25の平均化作用のため、信号P3に対して半 分の振幅となる。

このように前記実施例によれば、アナログマルチプレクサ22および排他的論理和回路24を設け、これらを制御するために一つのクロックパルスCLKを加えるのみで、ADコンパータ23において発生するオフセット電圧をキャンセルできる。

前記実施例では1ピットのオーバーサンプル ΔΣ型ADコンバーターを例として説明したが、 より高精度なオーバーサンプルΔΣ型ADコンバ

- 11 -

(発明の効果)

以上説明したように本発明によれば、オーバーサンプリング A E 型 A D コンバーターにおいて、従来のチョッパー型オフセットキャンセル方式のように多数ピット構成のレジスタや加算器を必要とせず、切替手段を構成するアナログマルチプレクサや極性制御手段を構成する排他的論理和回路等の少ないハード量の回路を付加するのみで、オフセット電圧をキャンセルできる利点がある。

4. 図面の簡単な説明

第1図は本発明方式の基本的な構成図、第2図は従来のオフセットキャンセル方式の一例を示す図、第3図はオーパーサンプル Δ Σ 型 A D コンパーターの一般的な使用形態を示す構成図、第4図は本発明の具体的な実施例を示す回路図、第5図(a)(b)(c)(d)(e)(f)は第4図の回路における各部の波形図である。

- ターにおいても、本発明が適用可能であること はいうまでもない。


オーバーサンプル A E 型 A D コンバーターを 高精度化する方法として、サンプリングスピード を上げる方法があるが、この場合は A D コンバー ターの出力そのものの形態は前記実施例と同様で あるため、排他的論理和回路として応答速度の早 いものを使用すれば、前記実施例をそのまま適用 できる。

また、オーバーサンプル A E 型 A D コンハの多く、オーバーサンプル B E E B E B

- 12 -


手段、16…極性制御手段。

特 許 出 顧 人 神 電 気 工 業 株 式 会 社 日本電信電話 株式会社 代理人 弁理士 古 田 精 孝




本発明方式の基本的な構成図

第1図




従来のオフセットキャンセル方式の一例を示す図

第2図



ΔΣ型ADコンパーターの一般的な構成図

第3図



本発明の具体的な実施例を示す回路図

第4図

